CXMT Sasar Pelancaran Memori Pelayan 4F2 pada 2026, Samsung Dilaporkan Menyasarkan Pengeluaran pada 2028

Sel memori lebih kecil dan tarikh akhir yang bercita-cita tinggi

ChangXin Memory Technologies (CXMT), pengeluar cip memori terbesar China, merancang memperkenalkan memori pelayan berdaftar DDR5 menggunakan seni bina DRAM 4F2 menjelang akhir 2026. Presiden Cao Kanyu menggariskan rancangan itu pada 10 Oktober di Persidangan Litar Bersepadu dan Chiplet Keempat di Shanghai, sekali gus menetapkan produk khusus dan tarikh akhir bagi usaha syarikat itu untuk bersaing dengan Samsung Electronics, SK hynix dan Micron.

Seni bina yang dicadangkan itu mengecilkan kawasan yang digunakan oleh setiap sel memori daripada reka bentuk 6F2 arus perdana kepada 4F2. Pada saiz ciri minimum yang sama, ini bermakna pengurangan teori sebanyak satu pertiga dalam keluasan sel. Lebih banyak memori mungkin dapat dimuatkan pada cip, namun peningkatan pada produk siap bergantung pada litar, hasil pembuatan dan keperluan reka bentuk lain.

Tarikh akhir CXMT mendahului sasaran Samsung yang dilaporkan untuk memulakan pengeluaran besar-besaran pada 2028, kira-kira dua tahun lebih awal. Namun, ini belum membuktikan bahawa CXMT mendahului dari segi pembuatan selama dua tahun. Memperkenalkan produk dan menghasilkan produk itu secara konsisten dalam kuantiti besar ialah dua pencapaian berbeza. CXMT juga belum mendedahkan spesifikasi terperinci, tarikh pelancaran tepat atau kadar hasil pengeluaran bagi memori pelayan yang dirancang itu.

Pengumuman itu penting kerana ia menyasarkan pelayan perusahaan, bukan peranti pengguna yang sudah menjadi pasaran bagi pembekal DRAM China. Pelanggan pelayan memerlukan operasi yang boleh dipercayai untuk tempoh panjang, menjadikan penerimaan komersial satu ujian berasingan daripada sekadar menunjukkan sel yang lebih kecil.

Pengumuman Cao di Shanghai

Cao Kanyu, yang namanya turut dieja Chao Kanyu dalam laporan berbahasa Inggeris, berkata memori pelayan akan menjadi aplikasi produk pertama bagi seni bina baharu CXMT. Beliau menerangkan pelancaran yang disasarkan itu di persidangan Shanghai:

Kami akan melancarkan memori pelayan RDIMM DDR5 generasi seterusnya yang menggunakan struktur DRAM 4F2 menjelang akhir tahun ini.

RDIMM ialah singkatan bagi modul memori dwi dalam talian berdaftar. Modul ini menggunakan daftar untuk menimbal isyarat arahan dan alamat, sekali gus membantu pelayan menyokong konfigurasi memori yang mencabar. DDR5 merujuk kepada generasi memori, manakala 4F2 menerangkan susun atur sel asas. Maka, pengumuman itu berkaitan cara baharu membina cip di dalam kategori memori pelayan yang sudah dikenali, bukannya pengganti kepada piawaian DDR5.

CXMT berkata pihaknya mereka bentuk semula langkah pembuatan utama dan membangunkan transistor get keliling menegak (VSG) sendiri. Dakwaan itu menunjukkan usaha yang merangkumi lebih daripada susun atur sel yang dicadangkan. Namun, ia tidak membuktikan berapa banyak cip yang boleh digunakan dihasilkan oleh proses itu, sejauh mana pengeluaran boleh ditingkatkan atau sama ada pelanggan pelayan sudah melengkapkan proses kelayakan.

Laporan berbeza-beza dalam cara tarikh akhir itu digambarkan. Sesetengahnya menyebut rancangan memulakan pengeluaran besar-besaran sekitar penghujung tahun, sedangkan kenyataan Cao yang dipetik menjanjikan pelancaran produk. Tanpa maklumat tentang jumlah pengeluaran, komitmen pelancaran yang lebih khusus itu merupakan asas perbandingan yang lebih kukuh antara CXMT dengan pesaingnya.

Perubahan 4F2 di dalam cip DRAM

DRAM menyimpan maklumat dalam sel yang perlu disegar semula secara berkala untuk mengekalkan data. Dalam notasi yang digunakan bagi saiz sel, F mewakili saiz ciri minimum, yang lazimnya dihuraikan sebagai lebar garisan minimum. Sel 4F2 menggunakan keluasan bersamaan 2F darab 2F, berbanding enam unit persegi F bagi sel 6F2.

Pengiraan itu memberikan ukuran berguna tentang tahap cita-cita teknologi ini. Peralihan daripada enam unit keluasan kepada empat mengurangkan tapak sel kira-kira 33%. Jika keluasan sel sahaja diambil kira, ruang yang sama boleh memuatkan 50% lebih banyak sel kerana enam dibahagi empat bersamaan 1.5. Kedua-dua angka itu tidak harus dianggap sebagai janji peningkatan kapasiti atau kelajuan modul siap CXMT.

Cip sebenar turut memerlukan litar persisian, sambungan dan ruang yang ditentukan oleh kekangan pembuatan. Kelajuan memori, penggunaan kuasa dan kebolehpercayaan bergantung pada lebih daripada jumlah sel yang dapat dimuatkan dalam sesuatu keluasan. CXMT belum menerbitkan ukuran yang membolehkan ciri-ciri produk itu dibandingkan dengan DRAM pelayan semasa.

Transistor VSG yang dicadangkan meletakkan saluran secara menegak dengan get mengelilinginya. Get mengawal arus yang melalui transistor. CXMT berkata susunan ini membantu mengurangkan kebocoran arus yang tidak diingini dan meningkatkan ketumpatan memori, sekali gus berpotensi memberi manfaat kepada kecekapan kuasa.

CXMT turut meneroka ikatan hibrid untuk mengoptimumkan sel memori dan logik persisian secara berasingan. Ikatan hibrid menyambungkan struktur semikonduktor melalui sambungan elektrik yang sangat halus. Matlamat yang dinyatakan ialah memberi lebih banyak kelonggaran reka bentuk kepada tatasusunan storan dan litar sokongannya, namun laporan tidak mengesahkan sama ada pendekatan itu akan digunakan dalam keluaran awal DDR5 RDIMM.

Samsung dan SK hynix mempunyai jadual tersendiri

Samsung Electronics dan SK hynix sedang mengkaji DRAM 4F2, namun menurut laporan mengenai pengumuman CXMT, kedua-duanya belum mengumumkan komitmen muktamad untuk pengeluaran besar-besaran. SK hynix mendedahkan pelan hala tuju teknologi berkaitan pada 2025. Samsung dilaporkan menyasarkan penyelesaian pembangunan DRAM 10a menggunakan 4F2 pada 2026, menjalankan ujian kualiti pada 2027 dan memulakan pengeluaran besar-besaran pada 2028.

Jadual Samsung itu ialah sasaran pembangunan yang dilaporkan, bukannya jaminan yang disahkan. Namun, ia menjelaskan perhatian terhadap cadangan pelancaran CXMT pada 2026: syarikat China itu berusaha memperkenalkan produk komersial sebelum tarikh pengeluaran yang kini dikaitkan dengan pesaingnya yang lebih besar.

Tian Feng, penyelidik di Universiti Jiao Tong Shanghai, berkata tiga pengeluar memori utama mempunyai pelan hala tuju untuk teknologi 4F2 atau DRAM 3D yang serupa, namun belum mencapai pengkomersialan berskala besar. Penilaiannya menyokong pandangan bahawa ini ialah persaingan yang sedang berkembang, bukannya pasaran yang menyaksikan satu pengeluar membuktikan kelebihan besar.

Pencapaian yang dilaporkan merangkumi beberapa tahun:

• 2016: CXMT berkata syarikat itu mula mengkaji 4F2 ketika ditubuhkan.
• 2025: SK hynix mendedahkan pelan hala tuju berkaitan teknologi 4F2.
• Ogos 2026: CXMT berkata ia memulakan pengeluaran besar-besaran memori mudah alih LPDDR6.
• September 2026: CXMT berkata platform pembuatan DRAM generasi kelimanya mula memasuki pengeluaran besar-besaran.
• 10 Oktober 2026: Cao membentangkan rancangan memori pelayan di Shanghai.
• Akhir 2026: CXMT menyasarkan pengenalan RDIMM DDR5 menggunakan 4F2.
• 2027 dan 2028: Samsung dilaporkan merancang menjalankan ujian kualiti sebelum memulakan pengeluaran besar-besaran.

Mengapa kadar hasil pengeluaran boleh menentukan persaingan

Isu utama dalam pembuatan ialah kadar hasil pengeluaran, iaitu bahagian cip yang dihasilkan pada wafer yang memenuhi spesifikasi diperlukan. Sel yang lebih kecil mungkin menarik dari segi teori, tetapi kos pembuatannya boleh kekal tinggi jika terlalu banyak cip gagal dalam ujian. Perubahan geometri transistor dan langkah pengeluaran bermakna proses itu perlu mencapai kadar hasil yang berdaya maju secara komersial.

Hal ini amat penting ketika bekalan memori terhad. Pengeluar yang memperkenalkan proses baharu berisiko kehilangan hasil pengeluaran yang boleh digunakan semasa menyelesaikan masalah pembuatan, walaupun teknologi itu akhirnya meningkatkan ketumpatan atau prestasi. Oleh itu, pembekal sedia ada mempunyai sebab untuk menimbang masa peralihan dengan permintaan terhadap produk semasa mereka.

Kim Jin-guk, bekas ketua pegawai teknologi SK hynix, menyifatkan kapasiti pengeluaran sebagai keutamaan komersial paling segera:

Dengan kekurangan memori semasa dijangka berterusan, pasaran sedang beralih ke keadaan yang lebih mengutamakan kapasiti pengeluaran berbanding kehebatan teknologi,

Kim turut memberi amaran tentang kos memperkenalkan proses baharu:

Kerugian pengeluaran semasa pengenalan teknologi baharu tidak dapat dielakkan akan menjadi besar.

Komen beliau menjelaskan mengapa pengumuman lebih awal tidak semestinya bermaksud kedudukan persaingan yang lebih kukuh. Syarikat yang menghasilkan memori boleh dipercayai dalam kuantiti besar dapat memenuhi keperluan pelanggan dengan lebih berkesan berbanding pesaing yang mempunyai reka bentuk lebih padat tetapi masih sukar dikeluarkan.

Laporan bahawa CXMT memulakan pengeluaran platform G5 pada September menunjukkan kemajuan dalam satu lagi pencapaian pembuatan. Namun, hal itu tidak membuktikan dengan sendirinya bahawa produk pelayan 4F2 yang diumumkan telah mencapai tahap kesiapsiagaan setara. Syarikat itu belum mendedahkan hubungan antara dakwaan pengeluaran tersebut dengan cukup terperinci untuk membuat kesimpulan itu.

Pelanggan pelayan merupakan ujian yang berbeza

Samsung, SK hynix dan Micron menguasai kedudukan utama dalam DRAM pelayan, manakala CXMT lebih tertumpu pada elektronik pengguna. CXMT berkata sumbangan perniagaan pelayannya meningkat pada separuh pertama 2026, namun laporan tidak memberikan angka hasil atau bahagian pasaran bagi perniagaan itu.

Ini menimbulkan perbezaan penting antara memasuki pasaran pelayan dengan memperoleh permintaan yang besar. Pelanggan memerlukan memori yang berfungsi dengan andal bersama sistem mereka di bawah beban kerja berterusan. Kelayakan produk, penghantaran yang boleh diharap dan prestasi konsisten sama pentingnya dengan ketumpatan cip.

Pengumuman itu juga tidak membuktikan adanya kejayaan dalam memori jalur lebar tinggi (HBM), yang digunakan secara meluas bersama pemproses pengkomputeran canggih. DDR5 RDIMM dan HBM mempunyai peranan memori yang berbeza. Kemajuan dalam produk pelayan yang dicadangkan tidak boleh dianggap sebagai bukti bahawa CXMT telah merapatkan jurang teknologi HBM yang dilaporkan.

Anggaran tentang jarak China di belakang Korea Selatan dalam DRAM konvensional berbeza-beza. Sesetengah laporan menganggarkannya pada satu hingga dua tahun, manakala yang lain menyebut jurang dua hingga tiga tahun. Secara umum, laporan meletakkan jurang HBM sekurang-kurangnya tiga tahun. Ini ialah penilaian industri, bukannya ukuran berdasarkan ujian produk yang setara dan didedahkan kepada umum.

Paten dan peralatan membentuk persaingan lebih luas

CXMT berkata syarikat itu telah menerbitkan lebih daripada 300 keluarga paten berkaitan 4F2 dan mengkaji seni bina tersebut sejak 2016. Keluarga paten menghimpunkan permohonan berkaitan yang melindungi sesuatu ciptaan merentasi pemfailan atau bidang kuasa. Jumlah itu menunjukkan himpunan harta intelek yang didakwa cukup besar, namun tidak sama dengan 300 kemajuan pembuatan yang terbukti secara berasingan.

Cao turut mendakwa pegangan paten berkaitan CXMT melebihi pesaing dalam dan luar negara. Tiada set data paten perbandingan diberikan untuk mengesahkan kedudukan itu. Ujian komersial yang lebih berguna ialah sama ada reka bentuk tersebut boleh dibuat, sama ada produk yang dihasilkan memenuhi keperluan pelanggan dan sama ada ia boleh dibekalkan pada skala besar.

Akses kepada peralatan kekal sebagai satu lagi kekangan. Menurut laporan, CXMT tidak boleh menggunakan peralatan litografi ultraungu ekstrem ASML, yang dikenali sebagai EUV. EUV membantu pengeluar membentuk ciri yang amat kecil, dan ketiadaannya menambah ketidakpastian terhadap laluan CXMT untuk mencapai kadar hasil pengeluaran yang berdaya maju secara komersial.

Sesetengah ulasan industri berpendapat EUV akan kurang mempengaruhi pengeluaran DRAM 3D pada masa depan. Jangkaan itu berkaitan seni bina yang lebih kemudian dan tidak menghapuskan cabaran pembuatan produk yang diumumkan. Transistor menegak dalam sel 4F2 juga tidak semestinya bermaksud beberapa lapisan sel DRAM disusun bertingkat.

Perkembangan lain di China yang dilaporkan membantu menjelaskan kebimbangan pengeluar Korea. Huawei mempromosikan teknologi lipatan logik, manakala laporan menyebut Samsung membayar royalti untuk menggunakan teknologi ikatan Xtacking milik YMTC. Teknologi dan syarikat ini berbeza, maka ia tidak dapat mengesahkan dakwaan CXMT mengenai memori pelayannya.

Perjanjian pelesenan paten yang dilaporkan diumumkan Huawei dan Qualcomm pada 5 Oktober meliputi 5G, pengkomputeran, kecerdasan buatan dan rangkaian. Perjanjian itu menggambarkan peranan lebih luas harta intelek China dalam industri, namun ia bukan perjanjian DRAM atau bukti kesiapsiagaan pengeluaran 4F2.

Perkara yang masih belum terbukti sebelum tarikh akhir

Perkembangan kewangan CXMT memberikan konteks tambahan kepada usaha pembangunan syarikat itu. Laporan menganggarkan penjualan sahamnya pada Julai sekitar AS$8.6 bilion, atau kira-kira 66.61 bilion yuan, dan menyebut kenaikan harga saham sebanyak 466% pada hari dagangan pertama. Angka itu menunjukkan pembiayaan besar dan minat pelabur, bukannya pengesahan teknikal bagi produk memori yang dirancang.

Reaksi segera saham pembekal sedia ada adalah sederhana: Micron susut kira-kira 1% dalam dagangan semalaman, manakala SK hynix merosot 0.8% dalam dagangan tempatan pada sesi yang dilaporkan. Penjualan lebih luas saham semikonduktor dan kebimbangan tentang perbelanjaan kecerdasan buatan turut berlaku, maka pergerakan itu tidak boleh dikaitkan semata-mata dengan pengumuman CXMT.

Tarikh akhir seterusnya yang dinyatakan ialah penghujung 2026. Sebelum perbandingan persaingan secara langsung dapat dibuat, CXMT perlu mendedahkan lebih daripada sekadar tarikh pelancaran: spesifikasi modul, skala pengeluaran, kelayakan pelanggan dan bukti operasi yang boleh diharap akan membantu menjelaskan makna komersial pengumuman itu.

Buat masa ini, CXMT menetapkan sasaran produk lebih awal berbanding jadual pembuatan Samsung yang dilaporkan dan menerangkan pendekatan seni bina yang konkrit. Sama ada langkah itu menjadi kelebihan dalam pasaran memori pelayan bergantung pada hasil pengeluaran yang boleh digunakan dan penerimaan pelanggan, bukan tarikh semata-mata.

Perkara Utama

• CXMT merancang memperkenalkan memori pelayan berdaftar DDR5 menggunakan DRAM 4F2 menjelang akhir 2026.
• Sel 4F2 secara teori satu pertiga lebih kecil daripada sel 6F2 pada saiz ciri minimum yang sama.
• CXMT berkata transistor get keliling menegak mengurangkan kebocoran dan menyokong ketumpatan lebih tinggi.
• Samsung dilaporkan menyasarkan pengeluaran besar-besaran pada 2028; SK hynix mendedahkan pelan hala tuju berkaitan pada 2025.
• CXMT belum mendedahkan spesifikasi produk terperinci, kadar hasil pengeluaran atau tarikh pelancaran tepat.
• Pelancaran lebih awal tidak dengan sendirinya membuktikan kelebihan dalam pembuatan berskala besar atau penerimaan pelanggan pelayan.