Samsung Akan Menggunakan Acuan Die Asas 3nm TSMC untuk NVHBM Nvidia ketika Reka Bentuk Memori AI Berubah

Resipi pembuatan bersama untuk tiga pembekal memori

Nvidia telah meminta Samsung Electronics, SK hynix dan Micron menggunakan proses pembuatan 3nm TSMC untuk die asas dalam memori lebar jalur tinggi tersuai generasi seterusnya, menurut laporan industri yang diterbitkan pada 18 Oktober 2026. Bahagian Device Solutions Samsung dilaporkan menerima permintaan itu selepas semakan dalaman, sekali gus melibatkan pesaing faundri Taiwan dalam satu bahagian pembuatan memori yang secara tradisinya dikendalikan sendiri oleh Samsung.

Produk itu, yang dinamakan NVHBM, berasaskan HBM4E, generasi ketujuh memori lebar jalur tinggi. Nvidia turut mahu pembekal menggunakan teknologi pembuatan DRAM generasi keenam untuk die memori, yang dikenali sebagai 1c. Matlamatnya adalah untuk memastikan memori daripada pembekal berbeza berfungsi dengan lebih konsisten dan mengurangkan kerja kejuruteraan yang diperlukan untuk meluluskan produk setiap pembekal.

Keputusan Samsung akan meluaskan hubungan sedia ada dengan TSMC daripada keserasian pembungkusan kepada pembuatan HBM. Empat tahun lalu, kedua-dua syarikat bekerjasama untuk memastikan memori Samsung boleh disambungkan kepada pemproses grafik menerusi teknologi pembungkusan TSMC. Penghasilan cip penting di dalam susunan memori itu membawa kerjasama tersebut ke tahap seterusnya.

Cadangan Nvidia turut mengubah fungsi die asas. NVHBM memindahkan pengawal memori, iaitu litar yang mengarahkan aliran data, daripada pemproses utama ke bahagian bawah susunan memori. Ini menjadikan die asas bahagian yang lebih penting dalam sistem pengkomputeran, bukannya sekadar sambungan antara memori dengan pemproses.

Bagi Samsung, menerima seni bina itu bermakna memisahkan dua keputusan yang sebelum ini dibuat bersama: siapa yang menghasilkan memori untuk menyimpan maklumat dan siapa yang mengeluarkan cip logik yang mengurus sambungannya kepada pemproses. Samsung akan terus membekalkan memori manakala TSMC mengeluarkan die asas yang ditetapkan.

Apakah yang berubah dalam susunan memori?

HBM meletakkan beberapa die memori bertindih di sebelah pemproses berkuasa. Reka bentuk bertindan itu membolehkan sejumlah besar data bergerak dalam jarak pendek, sekali gus membantu pemecut AI membekalkan maklumat kepada unit pengkomputerannya. Die ialah sekeping silikon individu yang mengandungi litar elektronik.

Die teras menyimpan data. Die asas terletak di bawahnya dan mengendalikan sambungan serta fungsi logik. Dalam susunan konvensional, pengawal memori kekal pada die pemecut utama. NVHBM memindahkan pengawal itu ke dalam die asas, sekali gus menyediakan ruang pada pemproses untuk litar lain.

Nvidia turut menggunakan antara muka fizikal tersuai, yang dikenali sebagai PHY, untuk menyambungkan cip. PHY ialah litar yang menghantar dan menerima isyarat elektrik. Huraian teknikal NVHBM menyatakan bahawa ia menggantikan antara muka selari yang lebar, seperti yang dikaitkan dengan HBM standard, dengan sambungan bersiri proprietari yang lebih sempit, yang menghantar data melalui lebih sedikit sambungan pada kelajuan lebih tinggi.

Skala antara muka konvensional membantu menjelaskan daya tarikannya. HBM4 mempunyai 32 saluran, setiap satunya selebar 64 bit, menjadikan lebar keseluruhan 2,048 bit. Pengurusan sambungan ini memerlukan litar yang banyak dan pendawaian kompleks antara cip. NVHBM bertujuan mengurangkan beban itu dan memudahkan penghalaan pada interposer, iaitu lapisan penyambung di bawah cip.

Nvidia menawarkan NVHBM sebagai blok binaan untuk rakan kongsi silikon tersuai menerusi NVLink Fusion. HBM standard kekal sebagai kategori produk yang berasingan. Rakan kongsi yang memilih NVHBM akan menggunakan reka bentuk pengawal dan sambungan yang ditetapkan Nvidia sebagai sebahagian daripada sistem pemecut mereka sendiri.

Mengapa Nvidia mahukan proses yang sama untuk semua pembekal

Resipi pembuatan yang dicadangkan Nvidia menggabungkan proses logik 3nm TSMC dengan proses DRAM canggih untuk lapisan memori. Logik dan DRAM menjalankan tugas berbeza serta menggunakan kaedah pembuatan yang berlainan. Label 3nm mengenal pasti generasi pembuatan logik, manakala 1c mengenal pasti generasi teknologi DRAM.

Samsung, SK hynix dan Micron masing-masing mempunyai reka bentuk dan kaedah pengeluaran sendiri. Perbezaan itu boleh memerlukan ujian tambahan apabila pembangun pemecut mahu membeli memori daripada lebih daripada satu syarikat. Proses die asas yang sama memberikan pembangun titik permulaan yang lebih konsisten.

Pengesahan bermaksud memeriksa sama ada pemproses, memori dan pakej berfungsi bersama pada kelajuan, tahap kuasa dan kebolehpercayaan yang ditetapkan. Mengulangi kerja itu untuk pelaksanaan berbeza memerlukan masa kejuruteraan. Cadangan Nvidia bertujuan mengurangkan jumlah kerja integrasi berasingan yang diperlukan apabila menukar pembekal memori.

Micron menamakan generasi DRAM akan datang sebagai 1-gamma, yang secara umum setanding dengan generasi 1c dalam istilah yang digunakan Samsung dan SK hynix. Oleh itu, sasaran yang diselaraskan menghimpunkan generasi pembuatan dengan nama berbeza mengikut syarikat, bukannya menjadikan proses memori setiap pembekal serupa.

TSMC akan menjadi rakan kongsi pembuatan bersama bagi produk memori yang bersaing. Aturan itu boleh memudahkan pelaksanaan Nvidia merentasi pembekal, sambil memusatkan satu langkah pengeluaran penting pada satu faundri. Penilaian Samsung terhadap laluan pembuatan sandaran mencerminkan kepentingan praktikal untuk mendapatkan die asas yang mencukupi.

Samsung terus menggunakan kilangnya sendiri

Samsung merancang untuk mengekalkan model pembuatan bersepadu bagi HBM standard. Produk HBM4 dan HBM4E menggunakan proses 4nm Samsung sendiri untuk die asas dan proses 1c untuk die teras. Lapisan memori dihasilkan di kampus Hwaseong dan Pyeongtaek di Korea Selatan.

Samsung memulakan pengeluaran besar-besaran HBM4 pada awal 2026, manakala HBM4E sedang menjalani kelayakan untuk pengeluaran besar-besaran ketika laporan Oktober itu diterbitkan. Kelayakan ialah peringkat ujian untuk menentukan sama ada sesuatu produk sedia dihasilkan secara konsisten mengikut standard yang diperlukan.

HBM tersuai untuk pelanggan lain, termasuk AMD, juga dijangka terus menggunakan pendekatan bersepadu Samsung. Oleh itu, keputusan NVHBM khusus untuk keperluan Nvidia, bukannya peralihan seluruh syarikat daripada pembuatan die asas secara dalaman.

Unit Memory Business Samsung dijangka menerajui sokongan reka bentuk dan pengoptimuman bagi die asas yang dikeluarkan TSMC. Ini akan mengubah pembahagian tanggungjawab dalam Samsung, yang secara tradisinya melibatkan System LSI dan perniagaan Foundry dalam penghasilan die asas secara dalaman.

Samsung juga sedang menilai sama ada faundrinya sendiri boleh mengeluarkan die asas NVHBM jika permintaan melebihi kapasiti TSMC. Pelan sandaran yang dicadangkan itu akan mengekalkan pilihan pengeluaran lain, walaupun spesifikasi Nvidia yang dilaporkan kini tertumpu pada proses 3nm TSMC.

Micron dan SK hynix mengambil laluan berbeza

Perubahan Micron melangkaui produk tersuai Nvidia. Syarikat itu menyatakan bahawa NVHBM, yang dibangunkan bersama Nvidia, dan HBM4E standardnya akan menggunakan die asas yang dikeluarkan oleh faundri luar. TSMC dijangka mengendalikan pembuatan tersebut.

Bagi HBM4, Micron menggabungkan die memori yang dibuat menggunakan proses 1-beta dengan die asas yang dikeluarkan secara dalaman. HBM4E menggunakan proses 1-gamma untuk lapisan memori dan memindahkan pengeluaran die asas ke luar kilang Micron. Oleh itu, Micron mengubah kedua-dua bahagian utama susunan itu, menggunakan proses memori yang lebih baharu sambil menerima rakan kongsi pembuatan logik dari luar.

Ketua Pegawai Operasi Micron, Manish Bhatia, menjangkakan NVHBM mencapai harga jualan purata yang lebih tinggi dan margin lebih kukuh. Alasannya ialah HBM sudah pun dijual pada harga premium, manakala kerja tambahan dan fungsi yang terlibat dalam penyesuaian menghasilkan nilai lebih tinggi. Oleh itu, penyumberan luar die asas boleh seiring dengan jangkaan keuntungan yang lebih besar.

SK hynix sudah menggunakan proses logik 12nm TSMC untuk die asas HBM4. Laporan industri menunjukkan proses 3nm TSMC diberi keutamaan bagi HBM4E dan HBM tersuai pada masa depan. Peralihan itu akan membawa pembuatan logik yang lebih canggih kepada komponen yang memikul tanggungjawab tambahan.

SK hynix turut memperlihatkan konsep HBM tersuai berasaskan teknologi Stream DQ di acara GTC Nvidia pada awal tahun ini. Konsep itu memberi tumpuan kepada pengurusan dan pembekalan data secara berterusan kepada pemproses. Ketiga-tiga pembekal bergerak ke arah yang sama, iaitu menjadikan die asas lebih aktif dalam pemindahan data.

Maksud angka prestasi Nvidia

Nvidia menyatakan NVHBM boleh memberikan sehingga 30% lebih lebar jalur bagi setiap susunan berbanding HBM4E standard dan menggunakan 15% kurang kuasa HBM. Lebar jalur mengukur jumlah data yang boleh dipindahkan dalam tempoh tertentu. Lebar jalur yang lebih tinggi boleh membantu pemproses AI yang menunggu maklumat daripada memori.

Jika dibuat perbandingan mudah, sekiranya satu susunan HBM4E standard menghantar 100 unit data dalam tempoh tertentu, peningkatan maksimum yang didakwa Nvidia akan menaikkannya kepada 130 unit. Jika memori pembanding menggunakan 100 unit kuasa, pengurangan yang didakwa akan menurunkan penggunaan HBM kepada 85 unit. Contoh ini menerangkan peratusan tersebut, bukannya menggambarkan produk tertentu yang dipasarkan.

Nvidia turut menyatakan bahawa sehingga 25% ruang pada die pengkomputeran XPU boleh dibebaskan. XPU ialah istilah umum untuk pemproses pengkomputeran, termasuk pemecut AI tersuai. Pemindahan litar memori ke tempat lain memberi ruang kepada pereka untuk memperuntukkan lebih banyak silikon kepada fungsi pengkomputeran.

Satu lagi laporan mengenai pembentangan Nvidia menyebut angka sehingga 30% lebih banyak keupayaan pengkomputeran pada die utama. Angka itu mengukur sumber pengkomputeran yang berpotensi, manakala angka 25% merujuk kepada ruang silikon yang dibebaskan oleh perubahan seni bina. Pereka masih perlu menentukan cara menggunakan ruang yang diperoleh semula itu.

PHY tersuai itu dikatakan mengurangkan ruang yang digunakan oleh antara muka tersebut sehingga 67%. Penilaian teknikal menganggarkan angka itu berdasarkan pengurangan bilangan pin. Perbandingan lebih luas Nvidia dari segi lebar jalur, kuasa dan ruang menggunakan HBM4E standard sebagai rujukan, pada tahap ketika generasi itu belum lagi dipasarkan.

Bagi perkhidmatan AI, pemindahan data yang lebih pantas boleh membantu menghasilkan respons dengan lebih cepat apabila memori menjadi faktor pembatas. Penggunaan kuasa memori yang lebih rendah boleh memberi pereka sistem lebih banyak ruang dalam had bekalan elektrik. Kesan terhadap keseluruhan pelayan bergantung pada pemproses, beban kerja, rangkaian dan penyejukan, selain memori.

Amazon menghubungkan memori dengan platform Nvidia yang lebih luas

Annapurna Labs milik Amazon ialah rakan kongsi NVHBM pertama yang diumumkan. Perniagaan reka bentuk cip itu membangunkan pemecut Trainium untuk Amazon Web Services, sekali gus memberikan Nvidia laluan untuk membekalkan teknologi memori kepada syarikat yang turut membina pemproses AInya sendiri.

Naib Presiden Annapurna Labs, Nafea Bshara, menjelaskan tujuan kerjasama itu dalam kenyataan yang mengiringi pengumuman:

Kami menantikan kerjasama teknologi ini demi reka bentuk infrastruktur AWS pada masa depan.

Trainium 4 keluaran Annapurna dijangka menyokong NVLink Fusion. Laporan mengenai pelaksanaan NVHBM meletakkan pengenalannya sama ada bersama Trainium 4 atau dengan generasi selepasnya; generasi cip yang tepat dan tarikh ketersediaan komersial pelaksanaan NVHBM Amazon belum dimuktamadkan secara terbuka.

NVLink Fusion memberikan rakan kongsi akses kepada teknologi termasuk NVLink Chiplet, NVLink-C2C, NVLink Switch, serta sistem dan rak MGX. Teknologi ini menyediakan sambungan dan reka bentuk sistem untuk menyepadukan pemproses tersuai ke dalam infrastruktur pengkomputeran Nvidia. NVHBM menambah subsistem memori kepada rangkaian tersebut.

MediaTek dilaporkan menerima pakai NVLink Fusion lima hari selepas pengumuman NVHBM dan merancang menawarkannya kepada pelanggan XPU sendiri. Ini memberikan Nvidia satu lagi laluan ke projek pemecut tersuai, pasaran yang turut menyaksikan persaingan Broadcom dan Marvell. Marvell pernah menghuraikan pendekatan setanding untuk memindahkan kawalan memori pada Disember 2024, menjadikan penerimaan pelanggan dan integrasi sistem aspek penting dalam persaingan.

Perkembangan perubahan ini

Pembangunan NVHBM menggabungkan perubahan seni bina, hubungan pembekal dan penerimaan pelanggan. Kronologi ini membantu menjelaskan kepentingan keputusan Samsung pada Oktober: Nvidia terlebih dahulu membentangkan reka bentuk bersama itu, kemudian pengeluar memori perlu memutuskan cara untuk menghasilkannya.

• Disember 2024: Marvell menetapkan konsep setanding yang melibatkan kedudukan fungsi kawalan memori yang berbeza.
• Awal 2026: Samsung memulakan pengeluaran besar-besaran HBM4, manakala SK hynix memperkenalkan konsep HBM tersuai Stream DQ di GTC.
• 26 Ogos 2026: Nvidia mengumumkan NVHBM sebagai tambahan kepada NVLink Fusion dan menamakan Annapurna Labs sebagai rakan kongsi pertamanya.
• Lima hari kemudian: MediaTek dilaporkan menerima pakai NVLink Fusion dan merancang menyediakannya kepada pelanggan XPU.
• 18 Oktober 2026: Laporan industri menyebut permintaan Nvidia untuk die asas TSMC 3nm dan penerimaan Samsung selepas semakan dalaman.

Keputusan Samsung membawa pelan pembuatan lebih hampir kepada matlamat Nvidia untuk pelaksanaan yang konsisten merentasi pembekal memori. Pada masa yang sama, pelaburan berterusan Samsung dalam die asas sendiri mengekalkan laluan berbeza bagi HBM standard dan produk tersuai yang dibekalkan kepada pelanggan lain.

Perkara Utama

• Nvidia dilaporkan mahu Samsung, SK hynix dan Micron menggunakan proses 3nm TSMC untuk die asas NVHBM.
• NVHBM memindahkan pengawal memori daripada pemproses utama ke dalam die asas susunan HBM.
• Samsung menerima permintaan itu tetapi merancang mengekalkan pembuatan dalaman untuk HBM standard dan produk tersuai lain.
• Micron merancang pengeluaran die asas di luar syarikat untuk NVHBM dan HBM4E standard; SK hynix sudah bekerjasama dengan TSMC bagi HBM4.
• Nvidia mendakwa lebar jalur boleh meningkat sehingga 30% dan penggunaan kuasa HBM berkurang 15% berbanding HBM4E standard.
• Annapurna Labs milik Amazon ialah rakan kongsi pertama yang diumumkan, manakala Samsung sedang menilai faundrinya sendiri sebagai kemungkinan sandaran pengeluaran.