Peranan baharu yang mungkin muncul dalam persaingan memori AI
Taiwan Semiconductor Manufacturing Co. sedang mempertimbangkan untuk menghasilkan DRAM 3D atas permintaan Nvidia, pelanggan terbesarnya, menurut laporan yang diterbitkan pada 6 dan 7 November 2026, yang memetik dua individu yang mengetahui perbincangan itu. Cadangan tersebut akan membawa pengeluar cip kontrak terbesar dunia itu lebih jauh ke dalam pengeluaran memori yang diperlukan bagi menyokong pengkomputeran kecerdasan buatan.
Kandungan
- Peranan baharu yang mungkin muncul dalam persaingan memori AI
- Apakah perubahan yang akan dibawa oleh DRAM 3D?
- Perbezaannya daripada HBM yang sudah digunakan dalam AI
- Mengapa Nvidia mahukan lebih banyak pilihan memori
- Membina kilang atau menukar fungsi kilang sedia ada
- Mengapa eksekutif yang mengetuai usaha ini penting
- Kerja kejuruteraan antara reka bentuk dengan penghantaran
- Bagaimana perkembangan ini saling berkaitan
- Perkara utama
TSMC sedang menimbang dua pilihan: membina kilang atau membeli kilang sedia ada dan menukarkannya untuk pengeluaran memori. Hsu Kuo-chin, naib presiden yang bertanggungjawab terhadap pembangunan teknologi pembungkusan termaju, dilaporkan mengetuai usaha itu. Beliau pernah berkhidmat sebagai pengerusi Micron Taiwan, sekali gus membawa pengalaman dalam pembuatan memori kepada tanggungjawabnya kini dalam penyepaduan cip.
Perbincangan itu berlangsung ketika permintaan perkakasan AI menekan bekalan memori dan menaikkan harga. Nvidia sedang mencari pembekal tambahan, manakala Apple juga berusaha mendapatkan lebih banyak sumber memori dan menyebut kenaikan kos memori sebagai antara sebab menaikkan harga sesetengah produk awal tahun ini.
Respons awam TSMC setakat ini adalah enggan mengulas khabar angin atau spekulasi pasaran dan menegaskan semula tumpuannya terhadap perniagaan faundri teras. Syarikat itu berkata misinya kekal membekalkan teknologi dan kapasiti pembuatan kepada industri cip logik global. TSMC dan Nvidia tidak segera menjawab permintaan untuk mengulas mengenai perancangan yang dilaporkan itu.
Isu komersial utamanya ialah sama ada TSMC boleh beralih daripada membuat pemproses dan membantu menghubungkannya kepada memori kepada pembuatan sel memori itu sendiri. Langkah itu akan membawanya bersaing secara lebih langsung dengan Samsung Electronics, SK hynix dan Micron, sambil berpotensi memberi pelanggannya satu lagi cara mendapatkan komponen yang semakin mahal.
Apakah perubahan yang akan dibawa oleh DRAM 3D?
DRAM, singkatan bagi memori capaian rawak dinamik, menyimpan sementara maklumat yang diperlukan oleh peranti elektronik ketika beroperasi. Pemproses menggunakannya seperti seseorang menggunakan meja: maklumat yang diperlukan untuk tugasan semasa diletakkan berdekatan, dan bukannya diambil berulang kali daripada storan jangka panjang.
DRAM konvensional menyusun sel memorinya pada satah mendatar. Pendekatan DRAM 3D yang sedang dipertimbangkan akan meletakkan sel atau lapisan sel secara menegak, sekali gus meningkatkan jumlah maklumat yang boleh dimuatkan dalam keluasan cip tertentu. Idea asasnya seumpama menambah tingkat pada bangunan, bukannya meluaskan tapaknya.
Bagi perkakasan AI, kapasiti hanyalah sebahagian daripada keperluan. Memori juga perlu memindahkan maklumat dengan cukup pantas supaya pemproses yang mahal terus digunakan sepenuhnya. Cip yang menyimpan lebih banyak data masih perlu memenuhi keperluan kelajuan, penggunaan kuasa, suhu dan operasi yang boleh diharap.
DRAM juga perlu disegar semula secara berkala untuk mengekalkan maklumat yang disimpan. Reka bentuk yang berguna dari segi komersial mesti mengurus proses itu sambil membaca dan menulis data dengan andal. Keperluan ini menjadikan langkah yang dicadangkan itu projek pembuatan dan kejuruteraan, selain respons terhadap pelanggan yang mahukan bekalan tambahan.
Perbezaannya daripada HBM yang sudah digunakan dalam AI
Memori lebar jalur tinggi, atau HBM, turut menggunakan struktur menegak, tetapi pada tahap yang berbeza. Pengeluar membuat cip DRAM berasingan, yang dipanggil die, lalu menyusunnya bertingkat. Sambungan elektrik yang menembusi silikon membolehkan die berkomunikasi, manakala pembungkusan termaju menghubungkan susunan memori itu kepada pemproses.
Penindanan sel dalam DRAM 3D mengubah susunan di dalam peranti memori itu sendiri. HBM menindankan die yang dibuat secara berasingan; seni bina yang dicadangkan pula menindankan sel memori atau lapisan di dalam peranti. Setiap pendekatan mempunyai keperluan pengeluaran dan penyepaduannya yang tersendiri.
TSMC sudah terlibat dalam rantaian pengeluaran HBM. Kerjasama HBM4 yang diumumkannya dengan SK hynix merangkumi prestasi die asas dan pembungkusan untuk menyepadukan memori dengan logik. Die asas ialah cip di bawah susunan memori yang mengendalikan sambungan dan fungsi logik.
Minat Nvidia terhadap teknologi pembuatan TSMC turut terserlah dalam rancangan die asas NVHBM yang dilaporkan pada Oktober. Nvidia dilaporkan meminta Samsung, SK hynix dan Micron menggunakan proses 3 nanometer TSMC untuk die asas bagi reka bentuk memori tersuainya. Di bawah aturan itu, syarikat memori akan membekalkan die memori, manakala TSMC mengeluarkan komponen logik yang ditetapkan.
Pengeluaran sel storan akan menambah satu lagi tanggungjawab kepada peranan sedia ada TSMC. Bagi pelanggan, manfaat praktikalnya bergantung pada kapasiti, kelajuan pemindahan data, penggunaan kuasa dan keserasian produk siap dengan sistem mereka.
Mengapa Nvidia mahukan lebih banyak pilihan memori
Permintaan Nvidia yang dilaporkan itu mencerminkan masalah bekalan yang melangkaui pemproses itu sendiri. Sistem AI memerlukan kuasa pengkomputeran dan aliran data yang berterusan. Lebih banyak pemproses meningkatkan permintaan terhadap memori yang membekalkannya, sekali gus menekan pengeluar supaya menambah pengeluaran.
Samsung, SK hynix dan Micron ialah pembekal utama sedia ada yang bakal dihadapi perniagaan memori TSMC. Pengeluar tambahan boleh meluaskan pilihan pembelian pelanggan pada masa depan, jika mampu membekalkan produk dalam kuantiti mencukupi dan memenuhi keperluan teknikal mereka.
Nvidia juga sedang berusaha mempercepat penggunaan sistem AI lengkap. Pengumuman DSX POD pada Oktober, iaitu reka bentuk DSX POD, memperincikan tujuh rak pengkomputeran yang mengandungi 504 pemproses grafik Rubin dalam sebuah kontena yang dipasang dan diuji sebelum penghantaran. Penghantaran ke seluruh dunia dirancang bermula awal 2027.
Hubungannya bersifat praktikal: pelan penggunaan memerlukan semua komponennya tiba, termasuk pemproses, memori, rangkaian dan peralatan penyejukan. Pengembangan pengeluaran pemproses dan pemasangan yang lebih mudah menjadikan ketersediaan memori satu lagi faktor dalam jadual penghantaran.
Usaha Apple mencari sumber memori tambahan menunjukkan tekanan itu turut dirasai dalam elektronik pengguna. Kos memori yang lebih tinggi boleh menjejaskan ekonomi telefon, komputer dan peranti lain, selain sistem besar yang digunakan untuk AI. Apple sudah pun menyebut kos itu sebagai salah satu faktor di sebalik beberapa kenaikan harga.
Membina kilang atau menukar fungsi kilang sedia ada
Pilihan TSMC yang dilaporkan melibatkan pembinaan kemudahan baharu untuk memori termaju atau memperoleh kilang dan menyesuaikannya. Micron memilih laluan pemerolehan dan penukaran awal tahun ini apabila membeli sebuah kilang fabrikasi untuk ditukar kepada pengeluaran DRAM.
Kilang fabrikasi, yang biasanya dipanggil fab, menghasilkan cip pada cakera nipis yang dikenali sebagai wafer. Menukarkan fungsinya memerlukan lebih daripada sekadar menukar nama produk: peralatan, langkah pemprosesan dan keadaan operasi mesti sesuai dengan reka bentuk memori. Kilang baharu pula memerlukan peralatan, infrastruktur dan masa untuk mengawal pengeluaran.
Pengembangan sedia ada TSMC menunjukkan betapa awalnya keputusan mengenai kilang perlu dibuat. Pengerusi dan Ketua Pegawai Eksekutif C. C. Wei mengumumkan pada 15 Oktober bahawa syarikat itu akan menambah sebuah lagi kilang 3nm di Tainan, dengan pengeluaran komersial disasarkan pada separuh pertama 2028. Projek Tainan yang dirancang lebih awal dijangka memulakan pengeluaran besar-besaran pada separuh pertama 2027.
Usaha memori yang dicadangkan itu masih di peringkat perancangan. Lokasi kilang, belanjawan pelaburan, sasaran pengeluaran wafer, produk komersial, kelulusan pelanggan dan tarikh pengeluaran belum dikenal pasti secara terbuka. Aplikasi yang dimaksudkan Nvidia untuk memori itu juga belum didedahkan, menyebabkan pelanggan belum mempunyai jadual penghantaran atau produk khusus untuk dinilai.
Mengapa eksekutif yang mengetuai usaha ini penting
Kepimpinan Hsu yang dilaporkan menghubungkan dua bidang pengalaman yang relevan. Jawatan terdahulunya sebagai pengerusi Micron Taiwan meletakkannya dalam industri memori. Di TSMC, tanggungjawabnya merangkumi litar bersepadu tiga dimensi dan pembungkusan termaju, iaitu teknologi untuk menghubungkan cip menjadi sistem pengkomputeran yang lebih besar.
Pembungkusan termaju penting kerana komponen AI yang berguna mesti beroperasi dalam sistem lengkap. Sambungan antara pemproses, memori dan cip lain mempengaruhi kelajuan pemindahan data serta pengurusan haba. Menghasilkan peranti memori berketumpatan tinggi ialah satu tugas; menyepadukannya ke dalam produk yang berfungsi ialah tugas yang lain.
TSMC pernah terlibat dalam pembuatan memori konvensional dan memegang paten berkaitan DRAM menegak. Oleh itu, inisiatif yang dilaporkan itu akan memanfaatkan sebahagian kerja teknikal sedia ada serta keupayaan pembungkusan syarikat berkenaan.
Samsung, SK hynix dan Micron juga sedang membangunkan teknologi DRAM 3D. Sebarang produk TSMC akan memasuki bidang yang menyaksikan pengeluar memori sedia ada meneruskan perubahan seni bina serupa sambil terus membekalkan pasaran semasa.
Kerja kejuruteraan antara reka bentuk dengan penghantaran
Pembuatan memori bertindan menegak memerlukan struktur yang sangat dalam dan sempit dibentuk serta lapisan berbeza disambungkan dengan tepat. Kebolehpercayaan struktur itu juga menjadi cabaran: sel mesti mengekalkan maklumat dan menyokong operasi baca dan tulis berulang kali mengikut keadaan yang ditetapkan pelanggan.
Hasil pengeluaran akan menjadi faktor utama dari segi ekonomi. Hasil pengeluaran ialah bahagian cip yang dihasilkan pada wafer dan berfungsi dengan cukup baik untuk dijual. Reka bentuk boleh menyimpan lebih banyak maklumat dalam keluasan yang sama, namun kekal mahal jika terlalu banyak peranti gagal semasa pengeluaran.
Kelulusan pelanggan menambah satu lagi peringkat. Nvidia memerlukan memori yang memenuhi keperluan sistem tertentu, termasuk lebar jalur, kuasa, ciri terma dan keserasian pembungkusan. Kelulusan ialah proses ujian dan pengesahan untuk memastikan keperluan itu dipenuhi sebelum komponen dimasukkan ke dalam produk komersial.
Pengalaman Samsung dengan NAND bertindan menegak menawarkan perbandingan sejarah tentang cara pencapaian pengeluaran didokumenkan. Ia memperkenalkan generasi pertama V-NAND pada 2013 dan mengumumkan pengeluaran besar-besaran generasi kedua pada Oktober 2014. NAND ialah memori storan yang mengekalkan data tanpa kuasa, manakala DRAM menyediakan memori kerja sementara dan perlu disegar semula. Keperluan operasi yang berbeza bermakna jadual pembangunan bergantung pada kerja kejuruteraan yang berlainan.
Bagi pembeli, ukuran yang berguna ialah memori berfungsi yang telah diluluskan dan dihantar dalam jumlah besar. Pengiraan bekalan itu memerlukan angka pengeluaran wafer, kapasiti setiap cip, hasil pengeluaran dan kapasiti pembungkusan. Angka-angka itulah yang membolehkan pelanggan menilai sumbangan pembekal baharu.
Bagaimana perkembangan ini saling berkaitan
Pengumuman pada Oktober dan laporan pada November itu menggambarkan beberapa usaha yang saling berkaitan untuk menyokong permintaan AI: lebih banyak pengeluaran logik, peranan TSMC yang lebih besar dalam die asas memori, penggunaan sistem yang lebih pantas dan kini pertimbangan untuk mengeluarkan sel memori.
- 15 Oktober 2026: TSMC mengumumkan sebuah lagi kilang di Tainan yang menggunakan proses 3 nanometer, dengan pengeluaran komersial dirancang pada separuh pertama 2028.
- 18 Oktober 2026: Laporan industri menyebut permintaan Nvidia agar teknologi 3 nanometer TSMC digunakan dalam die asas NVHBM yang dibekalkan melalui Samsung, SK hynix dan Micron.
- 21 Oktober 2026: Nvidia mengumumkan DSX POD, dengan penghantaran ke seluruh dunia dirancang bermula awal 2027.
- 6 dan 7 November 2026: Laporan menyebut TSMC sedang mempertimbangkan pengeluaran DRAM 3D atas permintaan Nvidia.
Resit depositori Amerika TSMC meningkat 7.6% dalam dagangan sebelum pasaran AS dibuka pada 6 November. Pengembangan perniagaan yang dicadangkan itu akan memberi pelabur satu lagi sumber potensi pendapatan berkaitan AI untuk dipertimbangkan, selain operasi pembuatan pemproses dan pembungkusan syarikat yang sedia kukuh.
Bagi Nvidia dan pelanggan lain, keperluan segera kekal mendapatkan memori sesuai yang mencukupi pada kos terkawal. Perancangan TSMC yang dilaporkan memperkenalkan satu kemungkinan laluan pembuatan tambahan, sementara pendirian awamnya kekal tertumpu pada perniagaan faundri. Perkembangan konkrit seterusnya ialah keputusan syarikat yang mengenal pasti produk, kapasiti pembuatan dan kelulusan pelanggan.
Perkara utama
- TSMC dilaporkan sedang mempertimbangkan pengeluaran DRAM 3D atas permintaan Nvidia.
- Pilihannya termasuk membina kilang atau membeli dan menukar fungsi kilang sedia ada.
- Naib Presiden Hsu Kuo-chin, bekas pengerusi Micron Taiwan, dilaporkan mengetuai usaha itu.
- Penindanan sel dalam DRAM 3D berbeza daripada penindanan die memori yang dihasilkan secara berasingan dalam HBM.
- TSMC berkata syarikat itu tidak mengulas spekulasi pasaran dan kekal tertumpu pada perniagaan faundri terasnya.
- Produk komersial, komitmen pembinaan kilang dan jadual pengeluaran belum diumumkan.
- Langkah memasuki pengeluaran sel memori akan membawa TSMC bersaing secara lebih langsung dengan Samsung, SK hynix dan Micron.






